Drukuj stronę
Obraz tylko do celów poglądowych. Skorzystaj z opisu produktu.
ProducentLATTICE SEMICONDUCTOR
Nr części producentaLC4128V-75TN144E
Nr katalogowy Farnell4410694
Karta katalogowa
120 W Magazynie
Potrzebujesz więcej?
Dostawa ESPRESOWA w 1–2 dni robocze
Złóż zamówienie przed godziną 17:00
BEZPŁATNA standardowa dostawa
zamówień 0,00 zł i powyżej
Dokładne terminy dostawy zostaną obliczone przy finalizacji zamówienia
Ilość | Cena (bez VAT) |
---|---|
1+ | 197,160 zł |
5+ | 188,680 zł |
10+ | 180,240 zł |
25+ | 171,800 zł |
Cena netto dlasztuka
Minimum: 1
Wiele: 1
197,16 zł (bez VAT)
Dodaj numer części / Uwagi na temat danego wiersza
Dodano do potwierdzenia zamówienia, faktury i potwierdzenia wysyłki tylko dla tego zamówienia.
Ten numer zostanie dodany do potwierdzenia zamówienia, faktury, potwierdzenia wysyłki, wiadomości e-mail z potwierdzeniem i etykiety produktu.
Informacje o produkcie
ProducentLATTICE SEMICONDUCTOR
Nr części producentaLC4128V-75TN144E
Nr katalogowy Farnell4410694
Karta katalogowa
Typ CPLD-
Liczba bloków Macrocell128Macrocells
Liczba we/wy użytkownika96I/O
Obudowa układu ICTQFP
Liczba pinów144Pins
Zakres prędkości75
Technologia procesowaCMOS
Montaż układu ICMontaż powierzchniowy
Temperatura robocza, min.-40°C
Temperatura robocza, maks.130°C
Asortyment produktów-
Kwalifikacja-
Substancje SVHCNo SVHC (25-Jun-2025)
Specyfikacja
LC4128V-75TN144E is an ispMACH 4000 In-System programmable SuperFAST high-density PLD. The ispMACH 4000 combines high speed and low power with the flexibility needed for ease of design. With its robust Global Routing Pool and Output Routing Pool, this family delivers excellent First-Time-Fit, timing predictability, routing, pin-out retention, and density migration.
- Enhanced macrocells with individual clock, reset, preset and clock enable controls
- Up to four global OE controls, individual local OE control per I/O pin
- Excellent First-Time-Fit™ and refit, Fast path, SpeedLocking™ path, and wide-PT path
- Wide input gating (36 input logic blocks) for fast counters, state machines and address decoders
- Superior solution for power-sensitive consumer applications
- 5V tolerant I/O for LVCMOS 3.3, LVTTL, and PCI interfaces
- Hot-socketing, open-drain capability, input pull-up, pull-down or bus-keeper
- 3.3V PCI compatible, IEEE 1149.1 boundary scan testable
- 128 macrocells, 3.3V voltage, 7.5 tPD
- 144-pin TQFP package, -40 to 130°C extended temperature rating
Specyfikacje techniczne
Typ CPLD
-
Liczba we/wy użytkownika
96I/O
Liczba pinów
144Pins
Technologia procesowa
CMOS
Temperatura robocza, min.
-40°C
Asortyment produktów
-
Substancje SVHC
No SVHC (25-Jun-2025)
Liczba bloków Macrocell
128Macrocells
Obudowa układu IC
TQFP
Zakres prędkości
75
Montaż układu IC
Montaż powierzchniowy
Temperatura robocza, maks.
130°C
Kwalifikacja
-
Dokumentacja techniczna (1)
Ustawodawstwo i kwestie dotyczące ochrony środowiska
Kraj pochodzenia:
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:Malaysia
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:Malaysia
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
Taryfa celna:85423990
US ECCN:EAR99
EU ECCN:NLR
Zgodny z RoHS:Tak
RoHS
Ftalany zgodne z dyrektywą RoHS:Tak
RoHS
Substancje SVHC:No SVHC (25-Jun-2025)
Pobierz certyfikat zgodności produktu
Świadectwo zgodności produktu
Ciężar (kg):.0013