ATSAMA5D35A-CU

Seria SAMA5D3 to wydajny, energooszczędny, wbudowany MPU oparty na procesorze ARM® Cortex®-A5. W trybie niskiego poboru mocy osiąga 536 MHz przy poziomie zużycia energii poniżej 0,5 mW. Ma jednostkę zmiennoprzecinkową do obliczeń o wysokiej precyzji i przyspieszonego przetwarzania danych oraz architekturę o dużej przepustowości danych. Zawiera także zaawansowany interfejs i urządzenia peryferyjne oraz funkcje bezpieczeństwa. Seria SAMA5D3 jest wyposażona w wewnętrzną architekturę magistrali wielowarstwowej powiązaną z 39 kanałami DMA w celu utrzymania wysokiej przepustowości wymaganej przez procesor i urządzenia peryferyjne o dużej prędkości. Urządzenie obsługuje pamięć DDR2/LPDDR/LPDDR2 i pamięć flash MLC NAND z 24-bitowym ECC. Urządzenia peryferyjne: kontroler LCD z nakładkami do sprzętowo przyspieszanej kompozycji obrazu, interfejs ekranu dotykowego i interfejs czujnika CMOS. Urządzenia peryferyjne umożliwiające łączność: Gigabit EMAC z IEEE1588, 10/100 Mbps EMAC, wiele magistral CAN, UART SPI i I²C.

• Procesor ARM Cortex-A5 z zestawem instrukcji ARMv7-A thumb-2
• Pamięć podręczna danych 32 KB, pamięć podręczna instrukcji 32 KB, architektura systemu pamięci wirtualnej (VMSA)
• W pełni zintegrowana jednostka MMU i zmiennoprzecinkowa (VFPv4)
• System działający z częstotliwością do 166MHz
• Resetowanie kontrolera, wyłączanie kontrolera, okresowy licznik interwałów, licznik watchdog, zegar czasu rzeczywistego
• Wewnętrzny oscylator RC o małej mocy 32 kHz, szybki oscylator RC 12 MHz
• 39 kanałów DMA, w tym dwa 8-kanałowe 64-bitowe centralne kontrolery DMA
• 64-bitowy, zaawansowany kontroler przerwań
• Trzy programowalne sygnały zegara zewnętrznego
• Programowalna skrzynka bezpieczników z 256 bitami bezpiecznikowymi (w tym 192 dostępne dla użytkownika)
• Zarządzanie niskim poborem mocy — kontroler wyłączania, generator zegara i kontroler zarządzania energią
• Jeden kontroler dostępu GMAC 10/100/1000 Mb/s z obsługą IEEE1588
• Jeden kontroler EMAC: 10/100 Mb/s
• Dwa kontrolery CAN z 8 skrzynkami pocztowymi, w pełni zgodne z CAN 2.0 część A i 2.0 część B
• Interfejs softmodemu
• Trzy hosty karty pamięci dużej prędkości (eMMC 4.3 i SD 2.0)
• Interfejs SPI
• Dwa synchroniczne kontrolery szeregowe
• 3 dwuprzewodowe interfejsy do 400kB obsługujące protokół I²C i SMBUS
• Bezpieczeństwo - ogniwa resetujące po włączeniu zasilania, niezależny układ watchdog i wykrywanie awarii głównego zegara kwarcowego
• Pięć 32-bitowych równoległych kontrolerów wejścia/wyjścia
• Zdolność do przerywania zmiany wejścia na każdej linii I/O, możliwość wybrania wejścia przerzutnika Schmitta
• Kontrola prędkości narastania na wejściach/wyjściach dużej prędkości
• Kontrola impedancji na wejściach/wyjściach DDR