Drukuj stronę
MT53E768M32D2ZW-046 WT:C
DRAM, Mobile LPDDR4, 24 Gbit, 768M x 32bit, 2.133 GHz, TFBGA, 200 piny/-ów
Obraz tylko do celów poglądowych. Skorzystaj z opisu produktu.
ProducentMICRON
Nr części producentaMT53E768M32D2ZW-046 WT:C
Nr katalogowy Farnell4263254
Karta katalogowa
Dostępne do zamówienia
Zgłoś tutaj swoje zainteresowanie
| Ilość | Cena (bez VAT) |
|---|---|
| 1+ | 220,540 zł |
| 5+ | 209,480 zł |
| 10+ | 196,690 zł |
| 25+ | 188,170 zł |
Cena netto dlasztuka
Minimum: 1
Wiele: 1
220,54 zł (bez VAT)
Dodaj numer części / Uwagi na temat danego wiersza
Dodano do potwierdzenia zamówienia, faktury i potwierdzenia wysyłki tylko dla tego zamówienia.
Ten numer zostanie dodany do potwierdzenia zamówienia, faktury, potwierdzenia wysyłki, wiadomości e-mail z potwierdzeniem i etykiety produktu.
Informacje o produkcie
ProducentMICRON
Nr części producentaMT53E768M32D2ZW-046 WT:C
Nr katalogowy Farnell4263254
Karta katalogowa
Rodzaj DRAMMobile LPDDR4
Gęstość pamięci24Gbit
Konfiguracja pamięci768M x 32bit
Maks. częstotliwość zegara2.133GHz
Obudowa układu ICTFBGA
Liczba pinów200Pins
Napięcie zasilania, znamionowe1.1V
Montaż układu ICMontaż powierzchniowy
Temperatura robocza, min.-25°C
Temperatura robocza, maks.85°C
Asortyment produktów-
Wskaźnik wrażliwości na wilgoć MSLMSL 3 - 168 godzin
Substancje SVHCNo SVHC (17-Dec-2015)
Specyfikacja
MT53E768M32D2ZW-046 WT:C is a mobile LPDDR4 SDRAM. The 12Gb mobile low-power DDR4 SDRAM with low VDDQ (LPDDR4X) is a high-speed, CMOS dynamic random-access memory device. This device is internally configured with 1 channel ×16 I/O, having 8-banks.
- 16n prefetch DDR architecture, 8 internal banks per channel for concurrent operation
- Single-data-rate CMD/ADR entry, bidirectional/differential data strobe per byte lane
- Programmable READ and WRITE latencies (RL/WL), programmable and on-the-fly burst lengths (BL=16, 32)
- Directed per-bank refresh for concurrent bank operation and ease of command scheduling
- On-chip temperature sensor to control self refresh rate, partial-array self refresh (PASR)
- Selectable output drive strength (DS), clock-stop capability
- Programmable VSS (ODT) termination, single-ended CK and DQS support
- Operating voltage is 1.10V VDD2/0.60V VDDQ or 1.10V VDDQ, 468ps cycle time
- 3GB (24Gb) total density, 4266Mb/s data rate per pin
- Operating temperature range from -25°C to +85°C, 200-ball TFBGA package
Specyfikacje techniczne
Rodzaj DRAM
Mobile LPDDR4
Konfiguracja pamięci
768M x 32bit
Obudowa układu IC
TFBGA
Napięcie zasilania, znamionowe
1.1V
Temperatura robocza, min.
-25°C
Asortyment produktów
-
Substancje SVHC
No SVHC (17-Dec-2015)
Gęstość pamięci
24Gbit
Maks. częstotliwość zegara
2.133GHz
Liczba pinów
200Pins
Montaż układu IC
Montaż powierzchniowy
Temperatura robocza, maks.
85°C
Wskaźnik wrażliwości na wilgoć MSL
MSL 3 - 168 godzin
Dokumentacja techniczna (1)
Ustawodawstwo i kwestie dotyczące ochrony środowiska
Kraj pochodzenia:
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:Singapore
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:Singapore
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
Taryfa celna:85423290
US ECCN:EAR99
EU ECCN:NLR
Zgodny z RoHS:Tak
RoHS
Ftalany zgodne z dyrektywą RoHS:Tak
RoHS
Substancje SVHC:No SVHC (17-Dec-2015)
Pobierz certyfikat zgodności produktu
Świadectwo zgodności produktu
Ciężar (kg):.003865