Drukuj stronę
MT62F2G64D8EK-023 AIT:B
DRAM, LPDDR5, 128 Gbit, 2G x 64bit, FBGA, 441 piny/-ów
Obraz tylko do celów poglądowych. Skorzystaj z opisu produktu.
ProducentMICRON
Nr części producentaMT62F2G64D8EK-023 AIT:B
Nr katalogowy Farnell4163475
Karta katalogowa
595 W Magazynie
Potrzebujesz więcej?
Dostawa ESPRESOWA w 1–2 dni robocze
Złóż zamówienie przed godziną 17:00
BEZPŁATNA standardowa dostawa
zamówień 0,00 zł i powyżej
Dokładne terminy dostawy zostaną obliczone przy finalizacji zamówienia
| Ilość | Cena (bez VAT) |
|---|---|
| 1+ | 578,520 zł |
| 5+ | 552,860 zł |
| 10+ | 525,690 zł |
Cena netto dlasztuka
Minimum: 1
Wiele: 1
578,52 zł (bez VAT)
Dodaj numer części / Uwagi na temat danego wiersza
Dodano do potwierdzenia zamówienia, faktury i potwierdzenia wysyłki tylko dla tego zamówienia.
Ten numer zostanie dodany do potwierdzenia zamówienia, faktury, potwierdzenia wysyłki, wiadomości e-mail z potwierdzeniem i etykiety produktu.
Informacje o produkcie
ProducentMICRON
Nr części producentaMT62F2G64D8EK-023 AIT:B
Nr katalogowy Farnell4163475
Karta katalogowa
Rodzaj DRAMLPDDR5
Gęstość pamięci128Gbit
Konfiguracja pamięci2G x 64bit
Maks. częstotliwość zegara-
Obudowa układu ICFBGA
Liczba pinów441Pins
Napięcie zasilania, znamionowe1.05V
Montaż układu ICMontaż powierzchniowy
Temperatura robocza, min.-40°C
Temperatura robocza, maks.95°C
Asortyment produktów-
Substancje SVHCNo SVHC (17-Dec-2015)
Specyfikacja
MT62F2G64D8EK-023 AIT:B is a mobile LPDDR5 SDRAM.
- Architecture: 17.1GB/s maximum bandwidth per channel, selectable CKR (WCK:CK = 2:1 or 4:1)
- Frequency range: 1067–5MHz (data rate range per pin: 8533–40Mb/s with WCK:CK = 4:1)
- Data interface: single x16 channel/die, double-data-rate command/address entry
- Differential command clocks (CK-t/CK-c) for high-speed operation, differential data clocks
- 16n-bit or 32n-bit prefetch architecture
- Bank architecture: 8-bank (8B) mode, bank group (BG) mode, and 16-bank (16B) mode supported
- Command-selectable burst lengths (BL = 16 or 32) in bank group or 16-bank modes
- Partial-array self refresh (PASR) and partial-array auto refresh (PAAR) with segment mask
- 16GB (128Gb) total density, 8533Mb/s data rate per pin, AEC-Q100 qualified
- 441-ball TFBGA package, -40°C ≤ Tc ≤ +95°C operating temperature
Specyfikacje techniczne
Rodzaj DRAM
LPDDR5
Konfiguracja pamięci
2G x 64bit
Obudowa układu IC
FBGA
Napięcie zasilania, znamionowe
1.05V
Temperatura robocza, min.
-40°C
Asortyment produktów
-
Gęstość pamięci
128Gbit
Maks. częstotliwość zegara
-
Liczba pinów
441Pins
Montaż układu IC
Montaż powierzchniowy
Temperatura robocza, maks.
95°C
Substancje SVHC
No SVHC (17-Dec-2015)
Dokumentacja techniczna (1)
Ustawodawstwo i kwestie dotyczące ochrony środowiska
Kraj pochodzenia:
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:Taiwan
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:Taiwan
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
Taryfa celna:85423290
US ECCN:EAR99
EU ECCN:NLR
Zgodny z RoHS:Tak
RoHS
Ftalany zgodne z dyrektywą RoHS:Tak
RoHS
Substancje SVHC:No SVHC (17-Dec-2015)
Pobierz certyfikat zgodności produktu
Świadectwo zgodności produktu
Ciężar (kg):.004536
Śledzenie produktu