Proszę mnie powiadomić, gdy produkt ten będzie ponownie dostępny w magazynie.
Ilość | Cena (bez VAT) |
---|---|
1+ | 20,760 zł |
10+ | 16,880 zł |
25+ | 16,840 zł |
50+ | 16,800 zł |
100+ | 16,750 zł |
250+ | 15,660 zł |
500+ | 15,150 zł |
Informacje o produkcie
Specyfikacja
S25FL256LAGBHM020 firmy Cypress Semiconductor to pamięć Flash 3V FL-L 246Mbit (32MB), w 24-pinowej obudowie BGA typu ball (5x5). Jest to pamięć nieulotna korzystająca z technologii bramki swobodnej 65nm. Obsługiwane jest szeregowe wejście i wyjście z pojedynczym SPI, jak również opcjonalne dwubitowe (dual I/O lub DIO), 4-bitowe i poczwórne I/O (QIO) oraz polecenia interfejsu QPI. Polecenia odczytu DDR dla QIO oraz QPI, które przenoszą dane adresowe i odczytu na obu krawędziach zegara. Architektura posiada bufor programowania strony, który pozwala na programowanie do 256B w trakcie jednego działania i zapewnia wymazywanie pojedynczego sektora 4kB, połówkowego bloku 32kB, bloku 64B lub całego chipu. Produkt oferuje duże wartości gęstości, powiązane z elastycznością i szybką wydajnością, która jest wymagana w różnych aplikacjach mobilnych lub embedded. Jest to idealne rozwiązanie pamięciowe dla systemów z ograniczoną przestrzenią, połączeniami sygnałowymi i zasilania. Rozwiązanie idealne do śledzenia kodu dla RAM, bezpośredniego wykonywania kodu, a także do przechowywania danych reprogramowalnych.
- Generowanie paczek (burst wrap), tryb ciągły, QPI, interfejs SPI z wieloma wejściami / wyjściami
- Szerokość magistrali X1 / X2 / X4, prędkość 133MHz, pojedyncze napięcie zasilania 2.7V do 3.6V z wejściem I/O CMOS
- Minimalna ilość cykli programowania / wymazywania: 100000; zatrzymanie danych: minimum 20 lat
- Zwykła prędkość odczytu: 6MB/s (50MHz), duża prędkość odczytu: 16.5MB/s (133MHz)
- Zabezpieczenie wcześniejszych bloków (zakres bloku), zabezpieczenie indywidualne i rejonu
- Polecenia: normalny, szybki, podwójne I/O, poczwórne I/O, podwójne O, poczwórne O, poczwórne I/O DDR
- Rozszerzone adresowanie (24- lub 32-bitowe opcje adresowe), kwalifikacja klasy samochodowej AEC-Q100 (klasa 1)
- Parametry SFDP do informacji konfiguracyjnej
- Zawieszanie i wznawianie programowania, zawieszanie i wznawianie wymazywania, obszar zabezpieczenia 1024B / OTP
- Zabezpieczenie na rejestr statusu i konfiguracji, zakres temperatury: -40°C do +125°C
Specyfikacje techniczne
Szeregowa NOR
32M x 8bit
BGA
133MHz
2.7V
-
-40°C
3V Serial NOR Flash Memories
No SVHC (21-Jan-2025)
256Mbit
SPI
24Pins
-
3.6V
Montaż powierzchniowy
125°C
MSL 3 - 168 godzin
Dokumentacja techniczna (1)
Ustawodawstwo i kwestie dotyczące ochrony środowiska
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:Thailand
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
RoHS
RoHS
Świadectwo zgodności produktu