Drukuj stronę
S71KL256SC0BHB000
Pakiet wielochipowy, DDR, 8BIT, 64 Mbit DRAM, 100 MHz, 3 V, -40°C do 105°C, FBGA-24
Obraz tylko do celów poglądowych. Skorzystaj z opisu produktu.
1 352 W Magazynie
Potrzebujesz więcej?
Dostawa w ciągu 1–2 dni roboczych
Zamówienie przed 17:00 – standardowa wysyłka
| Ilość | Cena (bez VAT) |
|---|---|
| 1+ | 72,040 zł |
| 10+ | 66,680 zł |
| 25+ | 62,880 zł |
| 50+ | 61,610 zł |
| 100+ | 60,350 zł |
Cena netto dlasztuka
Minimum: 1
Wiele: 1
72,04 zł (bez VAT)
Dodaj numer części / Uwagi na temat danego wiersza
Dodano do potwierdzenia zamówienia, faktury i potwierdzenia wysyłki tylko dla tego zamówienia.
Ten numer zostanie dodany do potwierdzenia zamówienia, faktury, potwierdzenia wysyłki, wiadomości e-mail z potwierdzeniem i etykiety produktu.
Informacje o produkcie
ProducentINFINEON
Nr części producentaS71KL256SC0BHB000
Nr katalogowy Farnell4332205
Karta katalogowa
Rodzaj DRAMDDR
Gęstość DRAM64Mbit
Szerokość magistrali danych8 bitów
Rodzaj MCP-
Gęstość NAND / NOR256Mbit
Obudowa układu ICFBGA
Liczba pinów24Pins
Szerokość magistrali wtórnej-
Napięcie zasilania, znamionowe3V
Maks. częstotliwość zegara100MHz
Montaż układu ICMontaż powierzchniowy
Temperatura robocza, min.-40°C
Temperatura robocza, maks.105°C
Asortyment produktów-
Substancje SVHCNo SVHC (21-Jan-2025)
Specyfikacja
S71KL256SC0BHB000 is a 3.0V-only Cypress HyperBus MCP. A HyperBus MCP reduces board space and Printed Circuit Board (PCB) signal routing congestion while also maintaining or improving signal integrity over separately packaged memory configurations.
- 256Mb HyperFlash density, 65nm MirrorBit process technology
- 64Mb HyperRAM density
- HyperBus Interface, 1.8V I/O, 12 bus signals, differential clock (CK/CK#)
- 3.0V I/O, 11 bus signals, single ended clock (CK), chip select (CS#), 8-bit data bus (DQ[7:0])
- Bidirectional data strobe/mask, output at the start of all transactions to indicate refresh latency
- Reset, INT# output to generate external interrupt, busy to ready transition
- RSTO# Output to generate system level Power-On Reset (POR), user configurable RSTO# Low period
- 24-ball FBGA package
- Temperature range from -40°C to +105°C (automotive, AEC-Q100 Grade 2)
Specyfikacje techniczne
Rodzaj DRAM
DDR
Szerokość magistrali danych
8 bitów
Gęstość NAND / NOR
256Mbit
Liczba pinów
24Pins
Napięcie zasilania, znamionowe
3V
Montaż układu IC
Montaż powierzchniowy
Temperatura robocza, maks.
105°C
Substancje SVHC
No SVHC (21-Jan-2025)
Gęstość DRAM
64Mbit
Rodzaj MCP
-
Obudowa układu IC
FBGA
Szerokość magistrali wtórnej
-
Maks. częstotliwość zegara
100MHz
Temperatura robocza, min.
-40°C
Asortyment produktów
-
Dokumentacja techniczna (2)
Ustawodawstwo i kwestie dotyczące ochrony środowiska
Kraj pochodzenia:
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:United States
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:United States
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
Taryfa celna:85423290
US ECCN:3A991.b.1.a
EU ECCN:NLR
Zgodny z RoHS:Tak
RoHS
Ftalany zgodne z dyrektywą RoHS:Tak
RoHS
Substancje SVHC:No SVHC (21-Jan-2025)
Pobierz certyfikat zgodności produktu
Świadectwo zgodności produktu
Ciężar (kg):.000001
Śledzenie produktu