Potrzebujesz więcej?
Ilość | Cena (bez VAT) |
---|---|
1+ | 28,910 zł |
Informacje o produkcie
Specyfikacja
IS43DR16640B-25DBLI jest pamięcią DDR2 SDRAM 1GB o częstotliwości 400MHz, klasie prędkości DDR2-800D, w układzie 64MB x 16. Dla elastyczności aplikacyjnej, długość oraz rodzaj pakietu, opóźnienie CAS#, funkcja resetu DLL, czas odzyskiwania właściwości po sygnale zapisu (WR) to zmienne określane przez użytkownika - muszą być programowane za pomocą polecenia zestawu rejestrów trybu (MRS). Ponadto, funkcja wyłączania DLL, impedancja sterownika, zwiększone opóźnienie CAS, zakończenie ODT, strob z pojedynczym zakończeniem, a także regulacja impedancji sterownika OCD są również zmiennymi definiowanymi przez użytkownika i muszą być zaprogramowana za pomocą polecenia EMRS (zestawu rejestru trybu rozszerzonego). Zawartość rejestru trybu (MR) lub rejestrów trybu rozszerzonego EMR[1] i EMR[2] mogą być zmienione przez ponowne wykonanie poleceń MRS bądź EMRS. Nawet jeśli użytkownik zdecyduje się zmodyfikować tylko podzestaw zmiennych MR, EMR[1] lub EMR[2], wszystkie zmienne w adresowanym rejestrze muszą być ponownie określone gdy wydawane są polecenia MRS lub EMRS.
- 8 wewnętrznych banków dla równoczesnego działania
- 4-bitowa architektura Prefetch
- Programowalne opóźnienie CAS: 3, 4, 5, 6 oraz 7
- Programowalne opóźnienie - 0, 1, 2, 3, 4, 5 i 6
- Opóźnienie zapisu = opóźnienie odczytu-1
- Sekwencyjne lub przeplatane, programowalne generowanie pakietu impulsowego
- 4 i 8 programowalnych długości pakietu impulsowego
- Polecenie automatycznego lub sterowanego ładowania wstępnego
- Tryb wyłączenia
- Automatyczne i samoczynne odświeżanie
- Przerwa odświeżania: 7.8µs (8192 cykli / 64ms)
- Układ terminujący ODT
- Opcja sterownika wyjścia danych o niewielkiej mocy
- Dwukierunkowe, różnicowe strobowanie danych (strob danych z pojedynczym zakończeniem jest cechą opcjonalną)
- Wewnątrzukładowa DLL wyrównuje przejścia DQ oraz DQs z przejściami CK
- DQS# może być wyłączony dla strobu danych z pojedynczym zakończeniem
- Obsługa strobowania danych odczytu (tylko x8)
- Różnicowe wejścia zegara: CK oraz CK#
- VDD oraz VDDQ = 1.8V (±0.1V)
- Częściowe samoczynne odświeżanie (PASR)
Specyfikacje techniczne
DDR2
64M x 16bit
BGA
1.8V
-40°C
-
No SVHC (23-Jan-2024)
1Gbit
400MHz
84Pins
Montaż powierzchniowy
85°C
MSL 3 - 168 godzin
Dokumentacja techniczna (1)
Ustawodawstwo i kwestie dotyczące ochrony środowiska
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:Taiwan
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
RoHS
RoHS
Świadectwo zgodności produktu