Drukuj stronę
ICE40LP384-SG32
Układ FPGA, iCE40LP, 21 I/O, 133 MHz, ogniwa: 384, 1,14-1,26 V, QFN-32
Obraz tylko do celów poglądowych. Skorzystaj z opisu produktu.
ProducentLATTICE SEMICONDUCTOR
Nr części producentaICE40LP384-SG32
Nr katalogowy Farnell3768758
Asortyment produktówiCE40LP
Karta katalogowa
845 W Magazynie
Potrzebujesz więcej?
Dostawa w ciągu 1–2 dni roboczych
Zamówienie przed 17:00 – standardowa wysyłka
| Ilość | Cena (bez VAT) |
|---|---|
| 1+ | 9,660 zł |
| 10+ | 9,160 zł |
| 25+ | 8,650 zł |
| 50+ | 8,400 zł |
| 100+ | 8,140 zł |
| 250+ | 7,980 zł |
| 500+ | 7,810 zł |
| 1000+ | 7,640 zł |
Cena netto dlasztuka
Minimum: 1
Wiele: 1
9,66 zł (bez VAT)
Dodaj numer części / Uwagi na temat danego wiersza
Dodano do potwierdzenia zamówienia, faktury i potwierdzenia wysyłki tylko dla tego zamówienia.
Ten numer zostanie dodany do potwierdzenia zamówienia, faktury, potwierdzenia wysyłki, wiadomości e-mail z potwierdzeniem i etykiety produktu.
Informacje o produkcie
ProducentLATTICE SEMICONDUCTOR
Nr części producentaICE40LP384-SG32
Nr katalogowy Farnell3768758
Asortyment produktówiCE40LP
Karta katalogowa
Rodzaj FPGAUkład FPGA oparty na technologii SRAM
Liczba komórek logicznych384Logic Cells
Obudowa układu ICQFN
Liczba pinów32Pins
Zakres prędkości-
Liczba we/wy użytkownika21I/O
Technologia procesowa40nm (CMOS)
Montaż układu ICMontaż powierzchniowy
Temperatura robocza, min.-40°C
Temperatura robocza, maks.100°C
Asortyment produktówiCE40LP
Kwalifikacja-
Wskaźnik wrażliwości na wilgoć MSLMSL 3 - 168 godzin
Substancje SVHCNo SVHC (21-Jan-2025)
Zarządzanie zegarem-
Maks. napięcie zasilające rdzenia1.26V
Min. napięcie zasilające rdzenia1.14V
Rodzina FPGAiCE40LP
Napięcie zasilające I/O3.46V
Typ obudowy układu logicznego ICQFN
Liczba wejść/wyjść21I/O
Liczba bloków logicznych384
Liczba bloków Macrocell384Macrocells
Liczba stopni prędkości-
Częstotliwość robocza, maks.133MHz
Całkowity rozmiar RAM, bity-
Specyfikacje techniczne
Rodzaj FPGA
Układ FPGA oparty na technologii SRAM
Obudowa układu IC
QFN
Zakres prędkości
-
Technologia procesowa
40nm (CMOS)
Temperatura robocza, min.
-40°C
Asortyment produktów
iCE40LP
Wskaźnik wrażliwości na wilgoć MSL
MSL 3 - 168 godzin
Zarządzanie zegarem
-
Min. napięcie zasilające rdzenia
1.14V
Napięcie zasilające I/O
3.46V
Liczba wejść/wyjść
21I/O
Liczba bloków Macrocell
384Macrocells
Częstotliwość robocza, maks.
133MHz
Liczba komórek logicznych
384Logic Cells
Liczba pinów
32Pins
Liczba we/wy użytkownika
21I/O
Montaż układu IC
Montaż powierzchniowy
Temperatura robocza, maks.
100°C
Kwalifikacja
-
Substancje SVHC
No SVHC (21-Jan-2025)
Maks. napięcie zasilające rdzenia
1.26V
Rodzina FPGA
iCE40LP
Typ obudowy układu logicznego IC
QFN
Liczba bloków logicznych
384
Liczba stopni prędkości
-
Całkowity rozmiar RAM, bity
-
Dokumentacja techniczna (1)
Ustawodawstwo i kwestie dotyczące ochrony środowiska
Kraj pochodzenia:
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:Malaysia
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
Kraj, w którym odbył się ostatni istotny etap procesu produkcjiKraj pochodzenia:Malaysia
Kraj, w którym odbył się ostatni istotny etap procesu produkcji
Taryfa celna:85423990
US ECCN:EAR99
EU ECCN:NLR
Zgodny z RoHS:Tak
RoHS
Ftalany zgodne z dyrektywą RoHS:Tak
RoHS
Substancje SVHC:No SVHC (21-Jan-2025)
Pobierz certyfikat zgodności produktu
Świadectwo zgodności produktu
Ciężar (kg):.000001